ENI: Électronique Numérique Intégrée


---

Troisième partie 
TP


15 TP - Combinatoire dans un CLP
 15.1 Objectifs du TP
 15.2 Spécification de l’ALU
  15.2.1 Généralités
  15.2.2 Les entrées
  15.2.3 Les sorties
  15.2.4 Codage des opérations
 15.3 Présentation de l’environnement
  15.3.1 Maquette
 15.4 Le logiciel de CAO
 15.5 Conception
  15.5.1 Conception de la cellule de base "CELLULE"
  15.5.2 Conception de l’ALU
 15.6 Validation sur la plate-forme
  15.6.1 Validation des connexions du projet global
  15.6.2 Compilation
  15.6.3 Programmation du FPGA
  15.6.4 Validation sur la maquette FPGA
 15.7 Mesures des temps de propagation
16 TP - Caractérisation électrique de portes logiques CMOS
 16.1 Sommaire
 16.2 Objectifs du TP
 16.3 Caractérisation d’un inverseur CMOS
  16.3.1 Étude des régimes de fonctionnement des transistors NMOS et PMOS: la fonction de transfert d’un inverseur CMOS
 16.4 Extraction des capacités d’entrée et de sortie de l’inverseur
 16.5 Détermination des temps de propagation de l’inverseur
 16.6 Annexes
  16.6.1 Maquette experimentale
  16.6.2 Utilisation sommaire de l’oscilloscope
  16.6.3 Modèles statique et grand signal
  16.6.4 Rappels sur le modèle de temps de propagation de l’inverseur CMOS
17 TP - Modélisation et caractérisation de transistors et d’opérateurs logiques CMOS
 17.1 Sommaire
 17.2 Objectifs du TP
 17.3 Caractérisation d’un transistor NMOS
  17.3.1 Transconductance : Ids = f(V gs)
 17.4 Caractérisation d’un inverseur CMOS
  17.4.1 Étude des régimes de fonctionnement des transistors NMOS et PMOS: la fonction de transfert d’un inverseur CMOS
 17.5 Extraction des capacités d’entrée et de sortie de l’inverseur
 17.6 Détermination des temps de propagation de l’inverseur
 17.7 Annexes
  17.7.1 Maquette experimentale
  17.7.2 Utilisation sommaire de l’oscilloscope
  17.7.3 Modèles statique et grand signal
  17.7.4 Rappels sur le modèle de temps de propagation de l’inverseur CMOS
18 TP - Machines à états dans un CLP
 18.1 Objectifs du TP
 18.2 Conseils
 18.3 Conception du compteur/décompteur
  18.3.1 Spécification
  18.3.2 Conception et validation
 18.4 Les problèmes commencent...
  18.4.1 Utilisation des interrupteurs
  18.4.2 Identification du problème : analyse du comportement des interrupteurs
  18.4.3 Résolution du problème
19 TP - Nanoprocesseur
 19.1 Introduction
 19.2 Architecture du système à microprocesseur
 19.3 Fonctionnement et jeu d’instructions du microprocesseur
 19.4 Architecture du coeur du nanoprocesseur
 19.5 Séquencement des opérations
  19.5.1 Premier cycle "IF"
  19.5.2 Deuxième cycle "AF"
  19.5.3 Troisième cycle "EX"
 19.6 Travail demandé
 19.7 Verilog ou schéma ?
 19.8 Conception du bloc PC
 19.9 Conception du bloc CTR
  19.9.1 Validation
  19.9.2 Simulation
  19.9.3 Test réel
  19.9.4 Test musical
 19.10 Questions subsidiaires



Pour revenir au sommaire des supports du cours ENI.
---

Page maintenue par Jean Provost
Dernière modification:23 août 2006